El consorcio JEDEC ha publicado las especificaciones de LPDDR6, la nueva generación de memoria de baja potencia que aumenta el rendimiento y mejora la eficiencia energética en una variedad de dispositivos. Esta evolución trae consigo mejoras técnicas y una nueva arquitectura, apuntando directamente a las necesidades computacionales del mañana.
Especificaciones de la LPDDR6
La especificación JEDEC de LPDDR6 eleva la tasa de transferencia por pin desde los 10667 gigabits por segundo hasta un máximo de 14,4 GB/s, superando con creces los 8,533 GB/s que ofrecía LPDDR5X. Este crecimiento se traduce en un ancho de banda de hasta 38,4 GB/s en un bus de 64 bits, aproximadamente el doble de lo que alcanzaba la LPDDR5 en su lanzamiento original.
La nueva generación adopta un diseño de cuatro canales de 24 bits por chip, cada uno dividido en dos subcanales de 12 bits. Gracias a esta división, la concurrencia de accesos se optimiza y la latencia desfallece, algo de gran ayuda en cargas intensivas como la inferencia local de modelos de inteligencia artificial o el renderizado avanzado en portátiles ultraligeros.
Aunque la LPDDR5X ya contaba con cuatro canales, su anchura de 16 bits por canal restringía la flexibilidad a la hora de manejar tareas mixtas. LPDDR6 añade además un controlador de ráfagas dinámico, permitiéndola alternar en tiempo real entre bloques de 32 y 64 bytes, adaptando el consumo y el caudal de datos según las necesidades del procesador. Este rasgo resulta muy útil en tareas variables, donde los patrones de acceso cambian sobre la marcha, evitando derroches de energía o cuello de botella en sistemas con cargas heterogéneas.
Arquitectura y ahorro energético hechos para durar
Uno de los puntos más interesantes de LPDDR6 es su nuevo dominio de voltaje VDD2, que permite operar en modo activo con tensiones más bajas que su antecesora LPDDR5X. A esto se suma un escalado dinámico de frecuencia y voltaje en situaciones de reposo o baja actividad, así como modos de refresco selectivo, reduciendo sobre todo el consumo en segundo plano.
Estos cambios cobran especial interés en aplicaciones automotrices o soluciones de inteligencia en el borde, donde los módulos de memoria suelen permanecer alimentados durante largas jornadas sin recibir constantes solicitudes.
En el terreno de la fiabilidad, la LPDDR6 incorpora corrección de errores por chip (ECC), paridad en comandos y direcciones, contadores de activación de filas y rutinas de autodiagnóstico que, en LPDDR5, eran opcionales o directamente inexistentes.
Para sectores como el automóvil, donde un fallo en la memoria puede comprometer la seguridad, estas prestaciones son necesarias. Además, es posible reservar áreas específicas de la DRAM para usos de alta integridad, una ventaja para sistemas críticos o embebidos.
Primeros usos y compatibilidades emergentes
Se espera la producción masiva en el segundo trimestre de 2025, con disponibilidad en dispositivos a finales de año o principios de 2026. En un principio, lo más probable es que aparezca en ordenadores para automoción, aceleradores de IA en el borde y portátiles ultraportátiles de gama premium, donde la autonomía y la refrigeración son más determinantes.
En teléfonos móviles, la llegada será más pausada: sólo se implementará una vez los segmentos automotriz y de ordenadores hayan demostrado los beneficios en consumo y rendimiento.
Imagen de portada generada con IA